Fpga Based Emulation Platform for Neuromorphic Computing

Abstract

Nöromorfik hesaplama, enerji ve bellek açısından verimli sinir ağı uygulamaları için umut verici bir paradigma olarak araştırılmaktadır. Bu tez, nöromorfik hesaplama için yeniden yapılandırılabilir FPGA tabanlı bir benzetim ortamı tasarımını, uygulamasını ve kapsamlı değerlendirmesini sunmaktadır. Yazılım, yüksek seviyeli sentez (HLS) ve yazmaç transfer düzeyi (RTL) uygulama yöntemlerini karşılaştırmak amacıyla Dürtü Tabanlı Sinir Ağları (SNN) uygulanmıştır. MNIST rakam sınıflandırması için bir FPGA çipi üzerinde üç katmanlı Sızdıran Entegre-ve-Ateşle (LIF) ağ mimarisi gerçekleştirilmiştir. Deneysel platform, Xilinx Zynq-7020 FPGA kartı üzerinde geliştirilmiştir. İşlevsel olarak eşdeğer üç uygulama geliştirilmiş ve değerlendirilmiştir: yazılım ortamında float32 aritmetiği kullanan bir ARM Cortex-A9 yazılım referans modeli, ardışık düzen ile optimize edilmiş bir HLS tabanlı donanım hızlandırıcısı ve sabit nokta aritmetiği kullanan özel bir Verilog RTL sonlu durum makinesi hızlandırıcısı. Her uygulama, özdeş test koşulları altında 30 zaman adımı üzerinde çalışacak şekilde yapılandırılmıştır. ARM tabanlı yazılım uygulaması, test edilen MNIST örneklerinde örnek başına 170 ms gecikme ile %100 sınıflandırma doğruluğu elde etmiştir. Kısıtlayıcı zamanlama stratejileri ve düşük saat frekansı ile çalışan HLS tabanlı hızlandırıcı, 200 ms ile daha yüksek bir gecikme sergilemiştir. Sıralı MAC birimi kullanan RTL uygulaması, 50 MHz'de zamanlama kısıtlarını karşılayarak ve dengeli FPGA kaynak kullanımı sağlayarak 124 ms gecikme ile daha iyi performans göstermiştir. İşlevsel olarak eşdeğer üç uygulamaya ek olarak, paralel MAC birimi (P = 8) kullanan bir RTL uygulaması 14,9 ms gecikme ile üstün performans sergilemiştir. Dört uygulamanın tamamı tutarlı sınıflandırma sonuçları üretmiştir. Sonuçlar optimize edilmiş RTL tasarımlarının daha iyi performans avantajları sağlayabileceğini göstermektedir. Geliştirilen platform, gelecekteki nöromorfik hesaplama araştırmaları için yeniden üretilebilir bir referans altyapısı oluşturmaktadır.Neuromorphic computation has been studied as a promising paradigm for energy and memory-efficient neural network applications. This thesis presents the design, implementation, and comprehensive evaluation of a reconfigurable FPGA-based emulation platform for neuromorphic computing. Spiking Neural Networks (SNNs) are implemented to compare software, high-level synthesis (HLS), and register-transfer level (RTL) implementation methodologies. A three-layer Leaky Integrate-and-Fire (LIF) network architecture is implemented on an FPGA chip for MNIST digit classification. The experimental platform is developed on a Xilinx Zynq-7020 FPGA board. Three functionally equivalent implementations are developed and evaluated: an ARM Cortex-A9 software reference model utilizing float32 arithmetic in a software environment, an HLS-based hardware accelerator optimized with pipeline, and a custom Verilog RTL finite state machine accelerator employing fixed-point arithmetic. Each network is configured to operate over 30 discrete time steps under identical test conditions. The ARM-based software implementation achieved 100% classification accuracy in the tested MNIST samples with a latency of 170 ms per sample. The HLS-based accelerator with conservative timing strategies and a reduced clock frequency exhibited a higher latency of 200 ms. The RTL implementation with sequential MAC unit outperformed with a latency of 124 ms while maintaining timing constraints at 50 MHz and balanced FPGA resource utilization. In addition to the three functionally equivalent implementation, an RTL implementation with parallel MAC unit (P = 8) outperformed with a latency of 14.9 ms. All four implementations produced consistent classification results. The results demonstrate that optimized RTL designs can achieve significant performance advantages. The developed platform establishes a reproducible reference infrastructure for future neuromorphic computing research.